엔비디아가 메모리 컨트롤러를 HBM 안으로 옮겼다: NVHBM은 대역폭 30% 증가, 전력 15% 감소, 연산 다이 면적 25% 확보

엔비디아는 2026년 8월 26일 NVLink 퓨전(NVLink Fusion) 플랫폼을 확장하며 맞춤형 고대역폭 메모리 기술 NVHBM을 공개했다. NVHBM은 기존에 XPU 연산 다이에 놓이던 메모리 컨트롤러를 HBM 베이스 다이 안으로 옮기는 구조이며, 엔비디아는 표준 HBM4E 대비 메모리 대역폭이 최대 30% 크고 HBM 전력은 15% 낮으며 XPU 연산 다이 면적을 최대 25% 더 확보한다고 밝혔다. 첫 협력사는 아마존의 안나푸르나 랩스(Annapurna Labs)이며, 차세대 칩 트레이니엄4(Trainium4)부터 NVLink 퓨전을 지원한다. ASAP은 엔비디아 공식 발표에서 확인되는 수치만으로 이 발표가 메모리 사양 개선이 아니라 맞춤 칩 진영을 자사 규격 안으로 끌어들이는 설계라는 점을 짚는다.

컨트롤러를 옮겼더니 세 가지 이득이 한꺼번에 나왔다

엔비디아가 지목한 문제는 배치다. 공식 발표는 "전통적 HBM 구조는 메모리 컨트롤러를 XPU 다이에 두어, 연산에 쓸 수 있었을 값진 실리콘 면적을 소모한다"고 설명한다. NVHBM은 이 컨트롤러를 HBM 스택 쪽으로 옮긴다. 발표에 따르면 NVHBM은 엔비디아가 향후 GPU에 쓸 것과 같은 기술을 기반으로 하며, 엔비디아의 맞춤 메모리 컨트롤러를 HBM 베이스 다이에 통합한다.

이 재배치가 만드는 효과는 세 갈래다. 표준 HBM4E와 비교해 메모리 대역폭은 최대 30% 늘고, HBM 전력 소비는 15% 줄며, XPU 연산 다이에서 확보되는 면적은 최대 25% 늘어난다.

세 숫자가 서로 다른 종류의 이득이라는 점이 이 발표의 핵심이다. 대역폭 30%는 성능 지표이고, 전력 15%는 운영비 지표이며, 면적 25%는 다음 세대 칩을 설계할 때 쓸 수 있는 여유 자원이다. 반도체 설계에서 이 셋은 보통 서로를 갉아먹는 관계다. 대역폭을 올리면 전력이 오르고, 면적을 아끼면 성능이 깎인다. 컨트롤러의 물리적 위치를 바꾸는 것만으로 세 축이 같은 방향으로 움직였다는 서술은, 이번 개선이 회로를 더 빠르게 만든 결과가 아니라 시스템 경계를 다시 그은 결과라는 뜻으로 읽힌다.

면적 25%가 성능 숫자보다 오래 남는 이유

세 수치 중 실무적으로 가장 큰 파급을 갖는 것은 대역폭 30%가 아니라 연산 다이 면적 25%일 가능성이 높다. 대역폭과 전력은 이번 세대에서 곧바로 체감되는 값이지만, 확보된 면적은 다음 세대 칩의 설계 선택지로 이월되기 때문이다.

메모리 컨트롤러가 차지하던 자리가 비면 칩 설계자는 그 공간을 연산 유닛에 쓰거나, 온칩 캐시를 키우거나, 다이 크기를 줄여 웨이퍼당 수율과 개수를 개선하는 선택 사이에서 고를 수 있다. 어느 쪽을 고르든 이득의 성격이 다르다. 연산 유닛을 늘리면 같은 전력에서 처리량이 오르고, 다이를 줄이면 같은 성능을 더 싸게 만든다. 최첨단 공정에서 다이 면적은 사실상 가격 그 자체이므로, 면적 25%는 성능 개선이자 동시에 원가 개선의 여지다.

다만 발표가 밝힌 것은 면적이 확보된다는 사실까지이고, 그 면적을 어떤 용도로 채웠을 때 얼마의 성능이 더 나오는지는 제시되지 않는다. 30%와 15%는 측정된 값으로 읽히지만 25%는 아직 잠재값이다. 이 발표를 인용할 때 세 숫자를 같은 층위에 놓지 않는 편이 정확하다.

진짜 발표 대상은 메모리가 아니라 NVLink 퓨전이라는 관문이다

NVHBM은 단독 제품 발표가 아니라 NVLink 퓨전 확장의 일부로 나왔다. NVLink 퓨전은 파트너가 맞춤 XPU와 CPU를 공통 아키텍처로 연결해 반맞춤형 AI 인프라를 구성하도록 하는 랙 스케일 플랫폼이다. 참여사는 NVIDIA NVLink 칩렛, NVLink-C2C, NVLink 스위치, NVIDIA MGX 시스템에 접근할 수 있으며, 엔비디아는 여기에 CPU 파트너와 ASIC 설계사, 시스템 제조사, 기술 공급사로 이뤄진 폭넓은 생태계가 붙어 있다고 설명한다.

이 구성을 놓고 보면 NVHBM의 역할이 달라 보인다. NVLink 퓨전에 참여하는 회사들은 엔비디아 GPU를 쓰지 않기로 결정한 곳들이다. 자체 가속기를 설계하는 클라우드 사업자와 ASIC 업체가 그 대상이다. 엔비디아 입장에서 이들은 잃어버린 고객인데, NVLink 퓨전은 그 고객이 만든 칩을 엔비디아의 인터커넥트와 랙 규격 위에 올려놓는다. 연산 다이는 남의 것이어도 그 다이를 잇는 배선과 스위치와 시스템은 엔비디아 것이 된다.

NVHBM은 여기에 메모리라는 층을 하나 더 얹는다. 파트너가 자체 칩을 설계하면서 엔비디아 맞춤 메모리 컨트롤러가 들어간 HBM을 채택하면, 그 칩의 메모리 서브시스템 설계까지 엔비디아 규격을 따르게 된다. 대역폭 30%와 전력 15%와 면적 25%는 파트너에게 실제 이득이지만, 동시에 규격을 갈아타지 않을 이유를 만드는 값이기도 하다. 엔비디아가 NVHBM을 "향후 GPU에 쓸 것과 같은 기술"이라고 설명한 대목이 이 구조를 요약한다. 자사 GPU와 남의 XPU가 같은 메모리 기술 위에서 돌아간다.

아마존이 첫 협력사라는 사실이 갖는 무게

첫 협력사로 지목된 아마존의 안나푸르나 랩스는 자체 AI 가속기 트레이니엄 계열을 설계해 온 조직이다. 발표에 따르면 안나푸르나는 차세대 트레이니엄 칩부터, 구체적으로는 트레이니엄4부터 NVLink 퓨전을 지원한다. 안나푸르나 랩스 부사장 나페아 브샤라(Nafea Bshara)는 "NVHBM은 고대역폭 메모리의 성능과 효율을 진전시키는 새로운 아키텍처 접근"이라고 밝혔다.

자체 칩 노선을 가장 오래 밀어붙인 축이 엔비디아 규격을 먼저 받아들였다는 점에서 이 조합은 눈에 띈다. 트레이니엄 계열의 존재 이유가 엔비디아 의존도를 낮추는 것이었는데, 그 후속 칩이 엔비디아의 인터커넥트와 메모리 기술 위에 서게 된다. 자체 설계와 엔비디아 배제가 같은 말이 아니게 됐다는 뜻이다.

이 변화를 어떻게 읽을지는 관점에 따라 갈린다. 한쪽에서 보면 맞춤 칩 진영이 인터커넥트와 메모리라는 어려운 층을 직접 만드는 대신 사서 쓰기로 하면서 연산 코어 설계에 집중하게 된 실용적 분업이다. 다른 쪽에서 보면 탈엔비디아를 목표로 시작한 프로젝트가 결국 엔비디아 생태계 안쪽에 자리를 잡은 셈이다. 어느 해석을 택하든 확인되는 사실은 하나다. 랙과 배선과 메모리라는 층에서 엔비디아의 위치는 GPU 점유율과 별개로 유지된다.

검증되지 않은 채 남은 조건들

발표에서 확정되지 않은 항목이 여럿이다. 첫째, 메모리 제조사가 특정되지 않았다. 엔비디아는 여러 메모리 공급사에서 이용할 수 있는 표준 NVHBM 구현을 마련하고 있다고만 밝혔고, 어느 회사가 실제로 생산하는지는 발표에 없다. HBM 시장의 공급 구조를 감안하면 이 항목이 일정과 물량을 좌우한다.

둘째, 시점이 없다. 트레이니엄4 지원은 차세대 안나푸르나 칩부터라고 적혀 있지만 출하 시기나 검증 완료 시점은 제시되지 않았다. 반도체 발표에서 시점이 빠진 사양은 아직 로드맵 단계라는 뜻으로 보는 편이 안전하다.

셋째, 30%와 15%와 25%의 측정 조건이 없다. 비교 대상은 표준 HBM4E로 명시됐지만 어떤 워크로드에서, 어떤 스택 구성으로, 몇 번 측정한 값인지는 나오지 않는다. 세 수치 모두 "최대"라는 한정이 붙은 값과 그렇지 않은 값이 섞여 있으므로, 대역폭 30%와 면적 25%는 상한값으로, 전력 15%는 그보다 단정적인 서술로 구분해 인용하는 편이 정확하다.

넷째, 안나푸르나 외의 참여사가 공개되지 않았다. 엔비디아는 폭넓은 생태계를 언급했지만 이번 발표에서 이름이 나온 협력사는 아마존 한 곳이다. NVLink 퓨전이 맞춤 칩 진영의 공통 관문이 될지, 아마존 한 곳과의 협업으로 남을지는 다음 발표에서 이름이 몇 개 더 붙느냐로 갈린다.

출처: 엔비디아 공식 블로그 NVLink 퓨전 및 NVHBM 발표(2026년 8월 26일) 기반 ASAP 정리